페이지 1 / 1 KPA XML 문서

(19)

KOREAN INTELLECTUAL PROPERTY OFFICE



KOREAN PATENT ABSTRACTS

(11)Publication

20010095537 A

number:

(43) Date of publication of application:

07.11.2001

(21)Application number: 20000018672

(22)Date of filing:

10.04.2000

(71)Applicant:

SAMSUNG ELECTRONICS

CO., LTD.

(72)Inventor:

KIM, GYU HYEON LEE, JEONG BAE

(51)Int. CI


H03K 5/13

(54) METHOD AND CIRCUIT FOR DUTY CYCLE CORRECTION

(57) Abstract:

PURPOSE: A method and a circuit for duty cycle correction are provided to prevent a duty cycle error.

CONSTITUTION: The circuit comprises an inversion delay circuit(10) and a phase mixer(12). The inversion delay circuit receives an input signal(IN) and outputs an output signal(OB) by inverting and delaying the received input signal. The phase mixer generates an output signal (OUT) whose duty cycle is corrected by mixing a phase of the input signal and a phase of the output signal (OB). The output signal



of the phase mixer rises at a middle point between a rising edge of the input signal and a rising edge of the output signal (OB) of the inversion delay circuit, and falls at a middle point between a falling edge of the input signal and a falling edge of the output signal (OB) of the inversion delay circuit. The inversion delay circuit comprises a delay circuit(10a) delaying the input signal and an inversion circuit(10b) inverting the delayed input signal.

© KIPO 2002

Legal Status

Date of request for an examination (20000410) Final disposal of an application (registration) Date of final disposal of an application (20020926) Patent registration number (1003604030000) Date of registration (20021028)



畢2001 0005557

(18) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁷	(11) 공개번호 특2001-0099537 (43) 공개일자 2001년11월07일
H03K 5/13	(10) 0/11/2/11 200/2/1/2012
(21) 출원번호	10-2000-0018672
(22) 출원일자	2000년04월10일
(71) 출원인	삼성전자 주식회사 윤종용
	경기 수원시 팔달구 매탄3동 416
(72) 발명자	김규현
	경기도수원시팔달구영통동벽적골한신아파트811동606호
	이정배
	경기도수원시팔달구영통동청명주공아파트407동1001호
(74) 대리인	이영필, 정상빈, 미래호
1109-1 9 2	

(54) 듀티 싸이클 보정회로 및 방법

99

듀티 싸이클 에러를 방지할 수 있으며 정확히 50% 듀티 싸이클을 갖는 출력신호를 발생할 수 있는 듀티 싸이클 보정회로 및 보정방법이 개시된다. 반전 지연회로가 입력신호를 수신하며 입력신호를 소정시간 반 전 지연시킨다. 위상혼합기가 입력신호와 반전 지연회로의 출력신호를 수신하며 입력신호의 상송에지와 반전 지연회로의 출력신호의 상송에지 사이의 중간시점에서 상송되고 입력신호의 하강에지와 반전 지연회 로의 출력신호의 하강에지 사이의 중간시점에서 하강되는 출력신호를 발생한다. 반전 지연회로는 입력신 호를 소정시간 지연시키는 지연회로와 소정시간 지연된 신호를 반전시키는 반전회로를 구비하고, 지연회 로는 지연동기 루프 회로로 구성되는 것이 바람직하다.

....

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하며 각 도면의 간단한 설명이 제공 된다.

- 도 1은 본 발명의 바람직한 제1실시예에 따른 듀티 싸이클 보정회로의 블록도이다.
- 도 2는 도 1에 도시된 듀티 싸이클 보정회로의 동작 타이밍도이다.
- 도 3은 도 1에 도시된 위상혼합기의 일례를 나타내는 회로도이다.
- 도 4는 도 3에 도시된 회로의 동작 타이밍도이다.
- 도 5는 도 1에 도시된 위상혼합기의 다른 예를 나타내는 회로도이다.
- 도 6은 도 5에 도시된 회로의 동작 타이밍도이다.
- 도 7은 도 1에 도시된 지연동기 루프 회로(DLL)의 일례를 나타내는 불록도이다.
- 도 8은 본 발명의 바람직한 제2실시예에 따른 듀티 싸이큘 보정회로의 블록도이다.
- 도 9는 도 8에 도시된 듀티 싸이클 보정회로의 동작 타이밍도이다.

17:249 25/15/14/25

1982 CH

본 발명은 듀티 싸이클 보정(Duty cycle correction)에 관한 것으로, 특히 듀티 싸이클 에러를 방지할 수 있는 듀티 싸이클 보정회로 및 보정방법에 관한 것이다.

디지털 클럭 응용분야에서는 클럭신호의 듀티 싸이클이 정확히 제어되는 것은 때우 중요하다. 일반적으로

반도체 집적회로등의 디지턴 등력 응용분야에서는 튜티 싸이름이 50%인 클릭신호가 주로 사용되는 데, 듀 티 싸이라이 50명 하는 클런진호에 1세 러벨 부분과 로우레벨 부분이 동일하다는 것을 작미한다. 따라서 반도한 급칙회로까지 기진단 근력 이용병 이용병자에서는 튜티 싸이를 50개 근략성호란 보험하기 하는 투표 바 지한 보험으로까지 승한다. 튜터 내 한 보험회로는 튜티 사이션은 변기가 하는 (명략실표가 실력된 더 이 답 듀티 사이즈 54개 급력신체로 변환하게 즐려한다.

그런데 여러가지 형태의 종래의 듀티 짜이를 보정회로들은 듀티 짜이를 왜곡(Distortion), 즉 튜티 싸이를 에러(Error)를 발발하며 따라서 종래의 회로들을 사용하며 정확히 504 듀티 싸이클音 유지하기가 머렵다.

듀티 싸이콥 보정을 위해 일반적으로 알려진 회로들은 슬루율 제한기(Slew rate limiter), 차통증폭기, 및 적분기(Integrator)를 이용한다. 대표적인 듀티 싸이콥 보정회로가 1999년 6월 31일 Joseph Harold Havens에게 부여되고 발명의 명칭이 'Method and apparatus for duty cycle correction'인 미국 특허 5,945,857에 개시된다. 그러나 이와 같은 듀티 싸이클 보정회로에서는, 적분기의 오프셋(Offset)이 존재 할 경우 이로 인하며 듀티 싸이클 왜곡(Distortion), 즉 듀티 싸이클 에러(Error)가 발생된다. 따라서 출 력신호의 듀티 싸이클이 정확히 50%로 유지되기 어렵다.

黑波切 约勒尔特切配 邓沙哥 专刀

따라서 본 발명이 이루고자하는 기술적 과제는 듀티 싸이클 에러를 방지할 수 있는 듀티 싸이클 보정회로 를 제공하는 데 있다.

본 발명이 이루고자하는 다른 기술적 과제는 듀티 싸이클 에러를 방지할 수 있는 듀티 싸이클 보정방법을 제공하는 데 있다.

요함의 구의 강 학룡

상기 기술적 과제를 달성하기 위한 본 발명의 일태양에 따르면, 반전 지연회로와 위상혼합기를 구비하는 듀티 싸이클 보정회로가 제공된다.

상기 반전 지연회로는 압력신호를 수신하며 상기 압력신호를 소정시간 반전 지연시킨다. 상기 위상혼합기 는 상기 압력신호와 상기 반전 지연회로의 출력신호를 수신하며 상기 압력신호의 상승에지와 상기 반전 지연회로의 출력신호의 상승에지 사이의 중간시점에서 상승되고 상기 압력신호의 하강에지와 상기 반전 지연회로의 출력신호의 하강에지 사이의 중간시점에서 하강되는 출력신호를 발생한다.

상기 반전 지연회로는 상기 입력신호를 상기 소정시간 지연시키는 지연회로와 상기 소정시간 지연된 신호를 반전시키는 반전회로를 구비한다.

바람직하게는 상기 지연회로는 상기 반전회로의 출력신호에 응답하여 상기 입력신호를 상기 소정시간 지 연시키는 지연동기 루프 회로를 구비한다.

또한 상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 듀티 싸이클 가변회로, 지연회로, 및 제어회로를 구비하는 듀티 싸이클 보정회로가 제공된다.

상기 듀티 싸이클 가변회로는, 보정된 출력신호를 발생하기 위해, 입력신호를 수신하고 제어신호에 응답 하며 상기 입력신호의 듀티 싸이클을 가변시킨다. 상기 지연회로는 상기 듀티 싸이클 가변회로의 출력신 호를 소정시간 지연시킨다. 상기 제어회로는 상기 듀티 싸이클 가변회로의 출력신호의 위상과 상기 지연 회로의 출력신호의 위상을 비교하고 그 비교결과에 응답하여 상기 제어신호의 전압레벨을 조절한다.

바람직하게는 상기 지연회로는, 자신의 출력신호의 반전신호에 용답하여 상기 듀티 싸이를 가변회로의 출력신호를 상기 소정시간 지연시키는 지연동기 루프 회로를 구비한다. 또한 바람직하게는 상기 제머회로는, 상기 듀티 싸이클 가변회로의 출력신호를 반전시키는 반전회로, 상기 반전회로의 출력신호의 위상과 상기 지연회로의 출력신호의 위상을 비교하는 위상검출기, 및 상기 위상검출기의 출력신호들에 용답하여상기 제어신호의 전압레벨을 가변시키는 적분기를 구비한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일태양에 따르면, 입력신호를 소정시간 반전 지연시키는 단계, 및 상기 입력신호의 상승에지와 상기 반전 지연된 신호의 상승에지 사이의 중간시점에서 상승되고 상기 입력신호의 하강에지와 상기 반전 지연된 신호의 하강에지 사이의 중간시점에서 하강되는 출력신호를 발생하는 단계를 구비하는 듀티 싸이를 보정방법이 제공된다.

상기 반전 지연시키는 단계는, 상기 입력신호를 소정시간 지연시키는 단계, 및 상기 소정시간 지연된 신호를 반전시키는 단계를 구비한다.

바람직하게는 상기 지면시키는 단계는, 상기 반전된 신호의 위상과 상기 입력신호의 위상을 비교하고 그 비교결과에 응답하여 상기 입력신호를 상기 소정시간 지연시키는 단계를 구비한다.

또한 상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 보정된 출력신호를 발생하기 위해 제어신호에 응답하며 압력신호의 듀티 싸이클을 가변시키는 단계, 상기 출력신호를 소정시간 지면시키는 단계, 및 상기 출력신호의 위상과 상기 지면된 신호의 위상을 비교하고 그 비교결과에 응답하여 상기 제어신호의 전압레벨을 조절하는 단계를 구비하는 듀티 싸이클 보정방법이 제공된다.

바람직하게는 상기 지연시키는 단계는, 상기 지연된 신호를 반전시키는 단계, 및 상기 반전된 신호의 위 상과 상기 출력신호의 위상을 비교하고 그 결과에 응답하여 상기 출력신호를 상기 소정시간 지연시키는 단계를 구비한다.

바람직하게는 상기 조절하는 단계는, 상기 출력신호를 반전시키는 단계, 상기 반전된 출력신호의 위상과 상기 지연된 신호의 위상을 비교하는 단계, 및 상기 비교결과에 응답하여 상기 제머신호의 전압레벨을 가 변시키는 단계를 구비한다.

의 명명과 및 명령의 현실 강역 2. 및 목 인 명령의 금 등 이 외문(현실 등 등 기업을 보고 있는 기업을 받는 대한 영화병원 (1987년) - 전환 등 이 전 경우 전면 된 일반 회에 (1987년)

....) 설명한 모면실 검수 소의 된 방면 이 바음 전 (승리) 등 사원 경면성 모르는 본 다시는 건먼 전 전 경우 그 도면에 지역된 트립한 선호부 등은 전 사용 이 인 환병한

도 1은 본 방명의 바람직한 제1십시하세 따면 유럽 짜이를 보정했로의 블릭도이다.

도 1() 합조하면, 본 반명의 제1일시예에 따른 튜티 싸이글 보쟁회로는 반전 지연회로(10)와 위상본합기(12)를 구비한다.

반전 자연회로(10)는 입력신호(IM)급 수신하고 수산된 입력신호(IM)급 소정시간 반전 지연시켜 출력신호(IB)급 출력한다. 위상혼합기(IC)는 입력긴호(IM)의 위상과 반전 지연회로(ID)의 출력긴호(IB)의 위상을 혼합하여 듀티 싸이클이 보정된 출력신호(IUT)급 합생한다. 즉 위상혼합기(I2)는, 입력신호(IH)와 반전 지연회로(ID)의 출력신호(IB)급 수신하여 입력신호(IM)의 상승메지와 반전 지연회로(ID)의 출력신호(IB)의 상승에지 사미의 중간시점에서 상승되고 입력신호(IM)의 하강에지와 반전 지연회로(ID)의 출력신호(IB)의 하강에지 사미의 중간시점에서 하강되는 출력신호(IM)를 합생한다.

좀더 상세하게는 반전 지연회로(10)는 입력신호(IN)를 상기 소정시간 지연시키는 지연회로(10a)와 상기 소정시간 지연된 신호, 즉 지연회로(10a)의 출력신호(0)를 반전시키는 반전회로(10b)를 구비한다.

지연회로(10a)는 일반적인 지연기 또는 지연동기 루프 회로(Delay Locked Loop Circuit, DLL)로 구현될 수 있으며 입력신호(IN)가 고주파수일 경우에는 지연동기 루프 회로(DLL)로 구성되는 것이 바람작하다. 지연회로(10a)가 지연동기 루프 회로(DLL)로 구현될 경우에는, 지연회로(10a)는 반전회로(10b)의 출력신호(DB)에 응답하여 입력신호(IN)를 상기 소정시간 지연시킨다. 즉 지연동기 루프 회로(DLL)로 구현되는 지연회로(10a)는, 반전회로(10b)의 출력신호(OB)의 위상과 입력신호(IN)의 위상을 비교하여 그 비교결과에 응답하여 입력신호(IN)를 상기 소정시간 지연시킨다.

상기 소정시간은 임의의 시간일 수 있으나 입력신호(IN)의 듀티 싸이클을 보다 더 정확히 보정하기 위해 서는 입력신호(IN)의 로우구간 또는 하이구간에 해당하는 시간인 것이 바람직하다.

도 2는 도 1에 도시된 튜티 싸이클 보정회로의 동작 타이밍도이다. 도 2에 도시된 타이밍도는 지연회로(10a)가 지연동기 루프 회로(DL)로 구현되고 지연회로(10a)에 의해 자연되는 시간이 입력신호(IN)의 로우구간에 해당하는 시간일 경우를 나타낸다.

도 2에 도시된 타이밍도를 참조하여 도 1에 도시된 듀티 싸이를 보정회로의 동작 및 듀티 싸이클 보정방 법이 좀더 상세히 기술된다.

먼저 듀티 싸이쿱이 50%가 아닌 압력신호(IN)가 지연통기 루프 회로(DLL)로 압력되면, 지연통기 루프 회로(DLL)는 압력신호(IN)의 위상과 피드백 신호, 즉 반전회로(10b)의 출력신호(OB)의 위상을 비교하고 그 비교결과에 따라 압력신호(IN)을 가변 지연시킨다. 다시말해 지연동기 무프 회로(DLL)는 락킹(Locking)될 때 파지, 즉 압력신호(IN)의 상승에지와 반전회로(10b)의 출력신호(OB)의 상승에지가 동기될 때 파지 압력신호(IN)을 가변 지연시킨다.

지연동기 루프 회로(DLL)가 락킹(Locking)되면, 즉 입력신호(III)의 상승에지와 반전회로(10b)의 출력신호(OB)의 상승에지가 동기되면, 도 2에 도시된 바와 같이 압력신호(IN)로부터 압력신호(IN)의 로우구간에 해당하는 시간(tLOO) 만큼 지연된 출력신호(O)가 지연동기 루프 회로(DLL)로부터 계속 발생된다. 이에 따라 반전회로(10b)로부터 지연동기 루프 회로(DLL)의 출력신호(O)의 위상과 반대 위상을 갖는 출력신호(OB)가 계속 발생된다. 즉 상승에지가 압력신호(IN)의 상승에지에 동기되고 또한 압력신호(IN)로부터 시간(tLOO) 만큼 반전 지연된 신호(OB)가 반전회로(10b)로부터 발생된다. 그리고 반전회로(10b)의 출력신호(OB)가 위상혼합기(12)에 제공된다.

이와 같이 상승에지가 입력신호(IN)의 상승에지에 동기되고 또한 입력신호(IN)로부터 시간(tLOW) 만큼 반전 지연된 신호(CB)를 발생시키는 이유는, 신호(CB)와 입력신호(IN) 사이의 위상차를 감소시켜 위상혼합기(12)에 의해 입력신호(IN)의 듀티 싸이클을 보다 더 정확히 보정하기 위해서이다.

계속하여 입력신호(IN)의 위상과 신호(OB)의 위상이 위상혼합기(12)에 의해 혼합되어 위상혼합기(12)로부터 듀터 싸이클이 보정된 출력신호(OUT)가 밤생된다. 출력신호(OUT)는, 위상혼합기(12)의 동작에 의해, 입력신호(IN)의 상승에지와 신호(OB)의 상승에지 사이의 중간시점(여기에서는 도 2에 도시된 비와 같이 입력신호(IN)의 상승에지와 신호(OB)의 상승에지가 동일하므로 이들 신호의 상승에지)에서 상승되고 입력신호(IN)의 하강에지와 신호(OB)의 하강에지 사이의 중간시점에서 하강된다.

따라서 위상혼합기(12)의 출력신호(OUT)의 하이구간(tHIGH,OUT) 및 로우구간(tLOJ,OUT)은 각각 다음 수학 식 1 및 2로 표현될 수 있다.

 $HRGH_{i}OUT = (dHGH_{i}IN + dHGH_{i}OR)^{\alpha}$

 $HOWOUT = (HOWIN + HOWOB) \cap$

여기에서 배(에, N 및 tLCW, N은 각각 입력신호(M)의 하이구간 및 로우구간을 나타내고, 배(해,08 및 tLCW,CB는 각각 반전회로(10b)의 출력신호(0B)의 하이구간 및 로우구간을 나타낸다.

한편 신호(OB)의 하이구간(tHIGH,OB)은 입력신호(IN)의 로우구간(tLOO,IN)과 동일하고 또한 신호(OB)의 로우구간(tLOO,CB)은 입력신호(IN)의 하이구간(tHIGH,IN)과 동영하므로, 수학식 1 및 2는 각각 다음 수학 1775 187 187

ය. අතර උදා වරයකුට මෙයි. අතිස්තිය කිරීමට සිය

한편 대강에 있는 시엔턴의 무료 최로 (TLIM) 최하 그런되는 시간 . 합역, 또 하고 로구구간(ELI)에 된 당하는 시간인 결유의 튜턴 (부분)에 보험의로의 통작에 대한 선명되었다. 그런나 전통된 유폰 의로(ELI)의 구성을 변경함으로써 제연하기 무표 회로(ELI)에 최해 납력실포(FI)의 가여구간에 했당하는 시간 만큼 지연할 수 있음은 자명하며, 이 경우에도 위상관합기(12)의 출력신호(GUT)의 튜턴 싸이꾼은 정확히 50%가 된다. 또한 필요에 [따라 반전회로(10b)의 출력단과 자연동기 무프 회로(ELI)의 압력단 사이에 보상자연기 가 개저할 수 있으며, 이 경우에도 위상관합기(12)의 출력신호(GUT)의 튜턴 싸이션은 정확히 50%가된다

상술한 바와 같이 본 발명의 제1실시에에 따른 듀티 싸이를 보정화로는 적분기를 이용하지 않고 지연화로 와 위상합성기를 이용한다. 따라서 본 발명의 제1실시에에 따른 듀티 싸이를 보정화로에는 적분기의 오프 셋과 같은 듀티 싸이를 에러의 원인이 존재하지 않는다. 따라서 본 발명의 제1실시에에 따른 듀티 싸이를 보정화로는 듀티 싸이를 에러를 방지할 수 있으며 정확히 50% 듀티 싸이를을 갖는 급력신호를 발생할 수 있는 장점이 있다.

도 3은 도 1에 도시된 위상혼합기의 일례를 나타내는 회로도이고, 도 4는 도 3에 도시된 회로의 동작 타이밍도이다. 여기에서 신호(IN)는 도 1에 도시된 입력신호(IN)에 해당하고 신호(OB)는 도 1에 도시된 반전 지연회로(10)의 출력신호(OB)에 해당한다. 또한 신호(OUT)는 도 1에 도시된 출력신호(OUT)에 해당한다.

도 3을 참조하면, 위상혼합기(12A)는 각각의 출력단이 노드(Z)에 공통 접속되는 인버터튬(30,32)과 압력단이 노드(Z)에 접속되는 인버터(34)를 구비한다.

인버터(30)의 입력단을 통해 신호(IN)이 수신되고 인버터(32)의 입력단을 통해 신호(08)가 수신되면 이 두신호들의 위상들이 혼합된 신호(00T)가 인버터(34)의 출력단으로부터 출력된다. 즉 인버터들(30,32,34)의 지연시간이 존재하지 않는다고 가정할 경우, 신호(IN)의 상송에지와 신호(08)의 상송에지 사이의 중간시점에서 상송되고 신호(IN)의 하강에지와 신호(08)의 하강에지 사이의 중간시점에서 하강되는 신호(00T)가 인버터(34)의 출력단으로부터 출력된다. 그러나 실접적으로는 인버터들(30,32,34)의 지연시간이 존재하므로, 도 에 도시된 바와 같이 신호(00T)는 인버터들(30,32,34)의 지연시간 만큼 지연된 후인버터(34)의 출력단으로부터 출력된다.

도 5는 도 1에 도시된 위상혼합기의 다른 예를 나타내는 회로도이고, 도 6은 도 5에 도시된 회로의 동작 타이밍도이다. 여기에서 실호(N)는 도 1에 도시된 입력실호(N)에 해당하고 실호(OB)는 도 1에 도시된 반긴 지연화로(10)의 출력실호(OB)에 해당한다. 또한 실호(OUT)는 도 1에 도시된 출력실호(OUT)에 해당한다.

도 5급 참조하면, 위상혼합기(12B)는 제1술루율 한정기(Slew Rate Limiter)(50), 제2슬루윰 한정기(52), 및 차통증폭기(54)를 구비한다.

제1습무율 한정기(50)는 신호(IN)의 슬무율을 한정하고 제2습무율 한정기(52)는 신호(08)급 한정한다. 차 통증쪽기(54)는 제2습무율 한정기(52)의 출력신호(22)급 기준으로 하며 제1습무율 한정기(50)의 출력신호(Z1)급 차통증폭하며 그 결과급 출력신호(WT)로써 출력한다.

도 3에 도시된 위상존합기에서와 마찬가지로, 제1 및 제2습루율 한정기(50.52) 및 차동증폭기(54)의 지연 시간이 존재하지 않는다고 가정할 경우, 신호(IN)의 상승에지와 신호(0B)의 상승에지 사이의 중간시점에 서 상승되고 신호(IN)의 하강에지와 신호(0B)의 하강에지 어이의 중간시점에서 하강되는 신호(0UT)가 차 동증폭기(54)의 출력단으로부터 출력된다. 그러나 실질적으로는 제1 및 제2슬루율 한정기(50,52) 및 차동증폭기(54)의 지연시간이 존재하므로, 도 6에 도시된 비와 같이 신호(0UT)는 제1 및 제2슬루율 한정기(50,52) 및 차동증폭기(54)의 지연시간 만큼 지연된 후 차동증폭기(54)의 출력단으로부터 출력된다.

도 7은 도 1에 도시된 지연통기 루프 회로(OLL)의 일례를 나타내는 블록도이다. 여기에서 신호(IN)는 도 1에 도시된 입력신호(IN)에 해당하고 신호(O)는 도 1에 도시된 신호(O)에 해당한다. 또한 신호(OB)는 신호(O)의 반전신호로서 도 1에 도시된 반전회로(IOb)의 출력신호(OB)에 해당한다.

도 7을 참조하면, 지연통기 무프 회로(10a)는, 위상검출기(70), 전하펌프 회로(72), 및 전압제어 지연라인(Voltage Controlled Delay Line)(74)를 구비한다.

위상검출기(70)는 신호(IN)의 위상과 신호(08)의 위상을 비교한다. 전하펌프 회로(72)는 위상 비교결과를 나타내는 위상검출기(70)의 출력신호를(IP,D0M)에 응답하며 제어신호(VCON)의 전압레벨을 가변시킨다. 전압제어 지연라인(74)은 제어신호(VCON)에 응답하여 산호(IN)급 지연시켜 그 결과를 신호(0)로서 출력한다.

상기와 같이 신호(0)의 반전신호, 즉 신호(08)가 피드백 신호로서 사용되는 경우에는, 상술한 바와 같이 지연동기 무프 회로(105)가 탁킹(Locking)되면, 즉 신호(1K)의 상송에지와 신호(08)의 상송에지가 동기되면, 도 2의 타미밍도에 도시된 바와 같이 신호(1K)로부터 신호(1K)의 로우구간에 해당하는 시간(\mathbf{t} CM) 만큼 지연된 신호(0)가 전압제어 지연라인($\mathbf{74}$)로부터 밥생된다.

한편 신호(IN)의 반전신호와 전암제어 지연라인(74)의 출력신호(0)가 위상검출기(70)에 입력되도록 구성 됨 경우에는, 신호(IN)로부터 신호(IN)의 하이구간에 해당하는 서간(tHIGH) 만큼 지연된 출력신호(0)가 전압제어 지연라인(74)로부터 발생된다.

이상에서 섬명한 도 3 및 도 5에 도시된 위상합성기들과 도 7에 도시된 지연동기 루프 회로는 통상적이고 병사적인 것들면 불과화면 기를로부터 다양한 변형이 가능한 것은 자명하다

도 6은 본 방역의 5년(학생 시간 시작 집은 유미 씨대를 보험되었다.) 현생님

·도 8출 참조하면, 본 방명의 Till, () [캠베 따온 튜터 짜이클 보정화로는 '파티 사무성 가변화로(EC) 지연 |회로(10a), 및 제어회로(81)상 구비한다

듀티 싸이용 가변화로(80)는 보정된 출력신호(OUT)를 발생하기 위해 입력신호(IN)읍 수신하고 제어신호(Ve)에 응답하여 입력신호(IN)의 듀티 싸이큘을 가변시킨다. 듀티 싸이큘 가변화로(80)는 슬루율 한정기(80a)와 차동증폭기(80b)읍 구비한다. 슬루율 한정기(80a)는 입력신호(IN)의 슬루율을 한정하고, 차동증폭기(80b)는 제어신호(Ve)읍 기준으로 하여 슬루율 한정기(80a)의 출력신호(INS)를 차동증폭하여 그 결과를 출력신호(OUT)로서 출력한다.

지연회로(10a)는 도 1에 도시된 것과 동일하며 듀티 싸이클 가변회로(80)의 출력산호(OUT)를 소정시간 지연시켜 출력산호(O)를 출력한다. 도 1에 도시된 제1실시예에서와 마찬가지로 자연회로(10a)는 일반적인 지연기 또는 자연동기 루프 회로(DLL)로 구현될 수 있으며 입력산호(IN)가 고주파수일 경우에는 자연동기루프 회로로 구현되는 것이 바람직하다.

제어회로(82)는 듀티 싸이큠 가변회로(80)의 출력신호(0UT)의 위상과 지연회로(10a)의 출력신호(0)의 위상을 비교하고 그 비교결과에 응답하여 제어신호(Vc)의 전압레벨을 조절한다. 상세하게는 제어회로(82)는 반전회로(82a), 위상검출기(82b), 및 적분기(82c)를 구비한다. 적분기(82c)는 전하펌프 회로 또는 저역통과 필터로 구현될 수 있다. 반전회로(82a)는 듀티 싸이클 가변회로(80)의 출력신호(0UT)를 반전시킨다. 위상검출기(82b)는 반전회로(82a)의 출력신호의 위상과 지연회로(10a)의 출력신호(0)의 위상을 비교한다. 위상검출기(82c)는 위상검출기(82b)의 출력신호들(UP,DOWN)에 응답하며 제어신호(Vc)의 전압레벨을 가변시킨다.

따라서 제어회로(82)는, 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 하강에지와 지연회로(10a)의 출력 신호(0)의 상승에지가 동기될 때 까지 제어신호(Vc)의 전압레벨을 가변시킨다.

한편 지연회로(10a)가 지연동기 루프 회로(DLL)로 구현될 경우에는, 지연회로(10a)는 자신의 출력신호(0)의 반전신호(0B)에 응답하여 듀티 싸이클 가변회로(80)의 출력신호(OUT)를 상기 소정시간 지연시킨다. 즉지연동기 루프 회로(DLL)로 구성되는 지연회로(10a)는, 출력신호(0)의 반전신호(OB)의 위상과 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 위상을 비교하여 그 비교결과에 응답하여 듀티 싸이클 가변회로(80)의 출력신호(OUT)를 상기 소정시간 지연시킨다.

또한 도 1에 도시된 제1실시예에서와 마찬가지로 상기 소정시간은 임의의 시간일 수 있으나 듀티 싸이클 을 보다 더 정확히 보정하기 위해서는 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 로우구간 또는 하이 구간에 해당하는 시간인 것이 바람직하다.

도 9는 도 8에 도시된 듀티 싸이클 보정회로의 동작 타이밍도이다. 도 9에 도시된 타이밍도는 지연회로(10a)가 지연동기 루프 회로(DLL)로 구성되고 지연회로(10a)에 의해 지연되는 시간이 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 로우구간에 해당하는 시간일 경우이다.

도 9에 도시된 타이밍도를 참조하여 도 8에 도시된 듀티 싸이클 보정회로의 동작 및 듀티 싸이클 보정방법이 좀더 자세히 기술된다.

먼저 듀티 싸이클이 50%가 아닌 입력신호(IN)가 듀티 싸이클 가변회로(80)로 입력되면, 슬루율한정기(80a)가 입력신호(IN)의 슬루율을 한정하고 차동증폭기(80b)가 제머신호(Vc)를 기준으로 하여 슬루율 한정기(80b)의 출력신호(INS)를 차동증폭하며 그 결과를 출력신호(0UT)로서 출력한다.

듀티 싸이클 가변회로(80)의 출력신호(OUT)가 지연동기 루프 회로(DLL)로 입력되면, 지연동기 루프 회로(DLL)는 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 위상과 피드백 신호, 즉 자신의 출력신호(0)의 반전신호(OB)의 위상을 비교하고 그 비교결과에 따라 듀티 싸이를 가변회로(80)의 출력신호(OUT)를 가변 지연시킨다. 다시말해 지연동기 루프 회로(DLL)는 락킹될 때 까지, 즉 듀티 싸이클 가변회로(80)의 출력 신호(OUT)의 상승에지와 자신의 출력신호(0)의 하강에지가 동기될 때 까지 듀티 싸이클 가변회로(80)의 출력신호(OUT)를 가변 지연시킨다.

지연동기 루프 회로(DLL)가 락킹되면, 즉 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 상승에지와 지연동기 루프 회로(DLL)의 출력신호(0)의 하강에지가 동기되면, 도 9에 도시된 바와 같이 신호(OUT)로부터 신호(OUT)의 로우구간에 해당하는 시간(tLOW) 만큼 지연된 신호(0)가 지연동기 루프 회로(DLL)로부터 계속 발생된다.

또한 제어회로(82)는 듀티 싸이클 가변회로(80)의 출력신호(DUT)의 위상과 지연동기 루프 회로(DLL)의 출력신호(0)의 위상을 비교하고 그 비교결과에 응답하며 제어신호(Vc)의 전압레벨을 조절한다. 좀더 상세하게는 제어회로(82)는, 듀티 싸이클 가변회로(80)의 출력신호(DUT)의 하강에지, 즉 반전회로(82a)의 출력신호(DUT)의 상승에지와 지연동기 루프 회로(DLL)의 출력신호(0)의 상승에지가 동기될 때 까지제어신호(Vc)의 전압레벨을 가변시킨다.

듀티 싸이클 가변회로(80)의 출력신호(QUT)의 하강에지, 즉 반전회로(82a)의 출력신호(QUTB)의 상승에지와 지연동기 루프 회로(DLL)의 출력신호(O)의 상승에지가 동기되면(도 9의 T시점), 제머신호(Vc)의 전압레벨은 일정해 진다. 따라서 T시점부터 듀티 싸이클 가변회로(80)의 출력신호(QUT)의 듀티 싸이클은 정확이 50%가 된다.

제어신호(Yc)의 전압레벨의 변화에 [다른 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 변화를 설명하면 다음과 같다. 제어신호(Yc)의 전압레벨의 변화에 의해 듀티 싸이클 가변회로(80)의 출력신호(OUT)의 로우 구간(tl0m,00T)미 6만큼 커지게 팀 경우, 출력신호(00T)의 하다구간(tHidh,00T) 및 로우구간(tl07,00T) 은 작각 다음 수학의 5명 6으로 표현팀 수 있다

The state of the s

한편 등 16 로 ...(세. 그개 유터 짜더를 가변화로)하고, 충격을 된 가 그 가능성자 즉 반입화로, 시나그 출력실호(CUTB)의 상송에지와 지면통기 무표 회로(ELL의 충력실호(IN의 상송에지가 통기되도록 제어실호(Ve)의 건얽레벤이 조현되면, 다음 수학의 7이 성립된다.

HIGHOUT - TOWNUTB - TOWN

따라서 수학식 5 및 6을 수학식 7에 대입하면 다음 수학식 8 및 9가 성립된다.

 $HHGHJV - \delta = HOWJN - \delta$

 $\delta = (HHGHIN - HOW)/10$

또한 수학식 9를 수학식 5 및 6에 대입하면, 수학식 5 및 6은 각각 다음 수학식 10 및 11로 표현될 수 있다.

 $AHGH_{i}OUT = IHGH_{i}IN - \delta = (AHGH_{i}IN + IIOW_{i}I) \cap C = ICCO$

HOWOUT = HOWJN + 5 = (HHGHJN + HOWJ))/2 = aCC/2

여기에서 tCC는 입력신호(IN)의 주기(tCC)를 나타낸다. 따라서 듀티 싸이를 가변회로(80)의 출력신호(OUT)의 듀티 싸이를은 정확이 50%가 된다.

한편 이상에서는 지연동기 무프 회로(CLL)에 의해 지연되는 시간이 듀티 싸이를 가변회로(80)의 출력신호(OUT)의 로우구간(tLOW)에 해당하는 시간인 경우에 대해 설명되었다. 그러나 지연동기 루프 회로(DLL)의 구성을 변경함으로써 지연동기 루프 회로(DLL)에 의해 듀티 싸이를 가변회로(80)의 출력신호(OUT)의 하이구간에 해당하는 시간 만큼 지연됩 수 있음은 자명하며, 이 경우에도 듀티 싸이를 가변회로(80)의 출력신호(OUT)의 듀티 싸이룹은 정확히 50%가 된다. 또한 펌요에 따라 반전 출력신호(OB) 가 출력되는 지연동기 루프 회로(DLL)의 반전 출력단과 지연동기 무프 회로(DLL)의 입력단 사이에 보상지 연기가 개재될 수 있으며, 이 경우에도 듀티 싸이를 가변회로(80)의 출력신호(OUT)의 듀티 싸이룹은 정확히 50%가 된다.

상출한 바와 같이 본 반명의 제2심시예에 따른 듀티 싸이를 보정회로는 듀티 싸이를 가변회로(80)와 지면 회로(10a), 및 듀티 싸이를 가변회로(80)를 제어하는 제어회로(82)을 이용한다. 그런데 제2심시예에 따른 듀티 싸이를 보정회로에서는, 제어회로(82)에 적분기(82c)가 포함되어 있으나 적분기(82c)로 입력되는 위 상검출기(82b)의 출력신호를(UP,DOWN)이 짧은 필스를 가지므로 적분기(82c)의 고프셋이 거의 존재하지 않 는다. 따라서 본 방명의 제2심시예에 따른 듀티 싸이를 보정회로는 듀티 싸이를 에러를 방지할 수 있으며 정확히 50% 듀티 싸이름을 갖는 출력신호를 발생할 수 있는 장점이 있다.

이상에서와 같이 도면과 명세서에서 최적 심시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발 명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

+379 708

상술한 바와 같이 본 발명에 따른 튜티 싸이클 보정회로 및 보정방법은, 튜티 싸이클 에러를 방지할 수 있으며 정확히 50% 튜티 싸이클을 갖는 출력신호를 발생할 수 있는 장점이 있다.

1972 (1777 1797)

청구항 1. 입력신호의 듀티 싸이클을 보정하는 회로에 있어서,

상기 입력신호를 수신하며 상기 입력신호를 소정시간 반전 지연시키는 반전 지연회로; 및

상기 입력신호와 상기 반전 지연회로의 출력신호를 수신하며 상기 입력신호의 상송에지와 상기 반전 지연 회로의 출력신호의 상송에지 사이의 중간시점에서 상송되고 상기 입력신호의 하강에지와 상기 반전 지연 회로의 출력신호의 하강에지 사이의 중간시점에서 하강되는 출력신호를 발생하는 위상혼합기를 구비하는 것을 목장으로 하는 듀티 싸이를 보정회로.

청구항 2. 제1항에 있어서, 상기 반전 지연화로는,

상기 입력신호급 상기 소정시간 지면시키는 지연회로; 및

장기 소정시간 지연된 신호급 반전시키는 반전회로급 구비하는 것을 특징으로 하는 튜티 싸마즘 보정회 로. 청구항 3. 제2항에 있어서, 삼기 지연회로는,

상기 반전회로의 출력신호에 용답하며 상기 입력신호를 상기 소정시간 지연시키는 지연동기 루프 회로를 구비하는 것을 특징으로 하는 듀티 싸이를 보정회로.

중구한 4. 제약에 되면서, 상각 소집시간은 상인 업명, 중의 로기고의 함 시기되었던 상태원 사이 (한 나서 해당하는 시간인 것을 특징으로 하는 튜티 바이철 보험학로

청구항 5. 입력산호의 듀티 나이클을 보정하는 외로에 있어서

보정된 출력신호를 발생하기 위해 상기 입력신호를 수신하고 제어신호에 응답하며 상기 입력신호의 듀티 싸이클을 가변시키는 듀티 싸이클 가변회로;

상기 듀티 싸이클 가변회로의 출력신호를 소정시간 지연시키는 지연회로; 및

상기 듀티 싸이클 가변회로의 출력신호의 위상과 상기 지면회로의 출력신호의 위상을 비교하고 그 비교결과에 응답하며 상기 제어신호의 전압레벨을 조절하는 제어회로를 구비하는 것을 특징으로 하는 듀티 싸이클 보정회로.

청구항 6. 제5항에 있어서, 상기 지연회로는,

자신의 출력신호의 반전신호에 응답하여 상기 듀티 싸이클 가변회로의 출력신호를 상기 소정사간 지연시 키는 지연동기 루프 회로를 구비하는 것을 특징으로 하는 듀티 싸이클 보정회로.

청구항 7. 제6항에 있어서, 상기 소정시간은 상기 듀티 싸이클 가변회로의 출력신호의 로우구간 및 하이구간중 선택된 어느 하나에 해당하는 시간인 것을 특징으로 하는 듀티 싸이클 보정회로.

청구항 8. 제5항에 있어서, 상기 제어회로는, 상기 듀티 싸이클 가변회로의 출력신호의 에지와 상기 지연회로의 출력신호의 에지가 동기될 때 까지 상기 제어신호의 전압레벨을 가변시키는 것을 특징으로 하는 듀티 싸이클 보정회로.

청구항 9. 제8항에 있어서, 상기 제어회로는,

상기 듀티 싸이클 가변회로의 출력신호를 반전시키는 반전회로;

상기 반전회로의 출력신호의 위상과 상기 지연회로의 출력신호의 위상을 비교하는 위상검출기; 및

상기 위상검출기의 출력신호들에 응답하며 상기 제머신호의 전압레벨을 가변시키는 적분기를 구비하는 것을 특징으로 하는 듀티 싸이클 보정회로.

청구항 10. 입력신호의 듀티 싸이클을 보정하는 방법에 있어서,

상기 입력신호를 소정시간 반전 지연시키는 단계; 및

상기 입력신호의 상승에지와 상기 반전 지연된 신호의 상승에지 사이의 중간시점에서 상승되고 상기 입력 신호의 하강에지와 상기 반전 지연된 신호의 하강에지 사이의 중간시점에서 하강되는 출력신호를 발생하 는 단계를 구비하는 것을 특징으로 하는 듀티 싸이클 보정방법.

청구항 11. 제10항에 있어서, 상기 반전 지면시키는 단계는,

상기 입력신호를 소정시간 지면시키는 단계; 및

상기 소정시간 지연된 신호를 반전시키는 단계를 구비하는 것을 특징으로 하는 듀티 싸이클 보정방법.

청구항 12. 제11항에 있어서, 상기 지연시키는 단계는,

상기 반전된 신호의 위상과 상기 입력신호의 위상을 비교하고 그 비교결과에 용답하여 상기 입력신호를 상기 소정시간 지연시키는 단계를 구비하는 것을 특징으로 하는 듀티 싸이클 보정방법.

청구항 13. 입력신호의 듀티 싸이클을 보정하는 방법에 있어서,

보정된 출력신호를 발생하기 위해 제어신호에 응답하여 상기 입력신호의 듀티 싸이클을 가변시키는 단계; 상기 출력신호를 소정시간 지연시키는 단계; 및

상기 출력신호의 위상과 상기 지연된 신호의 위상을 비교하고 그 비교결과에 응답하여 상기 제머신호의 전압레벨을 조절하는 단계를 구비하는 것을 특징으로 하는 듀티 싸이클 보정방법.

청구항 14. 제13항에 있어서, 상기 지연시키는 단계는,

상기 지연된 신호를 반전시키는 단계;

상기 반전된 신호의 위상과 상기 출력신호의 위상을 비교하고 그 결과에 응답하여 상기 출력신호를 상기 소정시간 지연시키는 단계를 구비하는 것을 특징으로 하는 듀티 싸이클 보정방법.

청구항 15. 제13항에 있어서, 상기 조절하는 단계는,


상기 출력신호의 에지와 상기 지연된 신호의 에지가 동기될 때 까지 상기 제머신호의 전압레벨을 가변시 키는 단계를 구비하는 것을 특징으로 하는 듀티 싸이클 보정방법.

청구항 16. 제13항에 있어서, 상기 조절하는 단계는,


상기 출력신호를 반전시키는 단계:

상기 반전된 출력신호의 위상과 상기 지연된 신호의 위상을 비교하는 단계; 및


상기 비교결과에 응답하며 상기 제대신호의 전압레벨을 가변시키는 단계를 구비하는 것을 특징으로 하는 듀티 싸이를 보정방법.




LE




.




MOS






LAD



CELY



et in the

